{rfName}
On

Indexado en

Licencia y uso

Citaciones

11

Altmetrics

Grant support

This work was partially supported by the Spanish Ministry of Economy and Competitiveness under the project REBECCA (Reference TEC2014-58036-C4-2-R), and the FPI grant program of said Ministry (Grant No. BES-2012-060459). The LUT-based PEs were originally developed in collaboration with Ing. Roland Dobai, Ph.D., from Brno University of Technology.

Análisis de autorías institucional

Mora, JavierAutor (correspondencia)Salvador, RubenAutor o CoautorDe La Torre, EduardoAutor o Coautor

Compartir

Publicaciones
>
Artículo

On the scalability of evolvable hardware architectures: comparison of systolic array and Cartesian genetic programming

Publicado en:Genetic Programming And Evolvable Machines. 20 (2): 155-186 - 2019-06-01 20(2), DOI: 10.1007/s10710-018-9340-5

Autores: Mora, Javier; Salvador, Ruben; de la Torre, Eduardo;

Afiliaciones

Resumen

Evolvable hardware allows the generation ofcircuits that areadapted to specific problems by using an evolutionary algorithm (EA). Dynamic partial reconfiguration of FPGA LUTs allows making the processing elements (PEs) of these circuits small and compact, thus allowing large scale circuits to be implemented in a small FPGA area. This facilitates the use of these techniques in embedded systems with limited resources. The improvement on resource-efficient implementation techniques has allowed increasing the size of processing architectures from a few PEs to several hundreds. However, these large sizes pose new challenges for the EA and the architecture, which may not be able to take full advantage of the computing capabilities of its PEs. In this article, two different topologiessystolic array (SA) and Cartesian genetic programming (CGP)are scaled from small to large sizes and analyzed, comparing their behavior and efficiency at different sizes. Additionally, improvements on SA connectivity are studied. Experimental results show that, in general, SA is considerably more resource-efficient than CGP, needing up to 60% fewer FPGA resources (LUTs) for a solution with similar performance, since the LUT usage per PE is 5 times smaller. Specifically, 10 x 10 SA has better performance than 5 x 10 CGP, but uses 50% fewer resources.

Palabras clave

Cartesian genetic programmingCircuitsDynamic partial reconfigurationEvolvable hardwareFpgaImplementationScalabilitySystolic array

Indicios de calidad

Impacto bibliométrico. Análisis de la aportación y canal de difusión

El trabajo ha sido publicado en la revista Genetic Programming And Evolvable Machines debido a la progresión y el buen impacto que ha alcanzado en los últimos años, según la agencia WoS (JCR), se ha convertido en una referencia en su campo. En el año de publicación del trabajo, 2019, se encontraba en la posición 41/108, consiguiendo con ello situarse como revista Q2 (Segundo Cuartil), en la categoría Computer Science, Theory & Methods. Destacable, igualmente, el hecho de que la Revista está posicionada en el Cuartil Q3 para la agencia Scopus (SJR) en la categoría Hardware and Architecture.

Desde una perspectiva relativa, y atendiendo al indicador del impacto normalizado calculado a partir del Field Citation Ratio (FCR) de la fuente Dimensions, arroja un valor de: 2.08, lo que indica que, de manera comparada con trabajos en la misma disciplina y en el mismo año de publicación, lo ubica como trabajo citado por encima de la media. (fuente consultada: Dimensions May 2025)

De manera concreta y atendiendo a las diferentes agencias de indexación, el trabajo ha acumulado, hasta la fecha 2025-05-31, el siguiente número de citas:

  • WoS: 2
  • Scopus: 9
  • OpenCitations: 9

Impacto y visibilidad social

Desde la dimensión de Influencia o adopción social, y tomando como base las métricas asociadas a las menciones e interacciones proporcionadas por agencias especializadas en el cálculo de las denominadas “Métricas Alternativas o Sociales”, podemos destacar a fecha 2025-05-31:

  • La utilización de esta aportación en marcadores, bifurcaciones de código, añadidos a listas de favoritos para una lectura recurrente, así como visualizaciones generales, indica que alguien está usando la publicación como base de su trabajo actual. Esto puede ser un indicador destacado de futuras citas más formales y académicas. Tal afirmación es avalada por el resultado del indicador “Capture” que arroja un total de: 19 (PlumX).

Análisis de liderazgo de los autores institucionales

Existe un liderazgo significativo ya que algunos de los autores pertenecientes a la institución aparecen como primer o último firmante, se puede apreciar en el detalle: Primer Autor (MORA DE SAMBRICIO, JAVIER) y Último Autor (TORRE ARNANZ, EDUARDO DE LA).

el autor responsable de establecer las labores de correspondencia ha sido MORA DE SAMBRICIO, JAVIER.